2ª Prueba de Evaluación Continua (PEC)

Datos

1. **Asignatura**: Fundamentos de Sistemas Digitales
2. **Título de la Actividad**: Diseño, Implementación y Simulación de un Circuito en Lógica Secuencial
3. **Datos personales**:
   - Nombre y Apellidos: Jesús López Pérez
   - DNI: [redacted]
   - Centro asociado: ALBACETE-HELLÍN
4. **Código de la actividad que le ha correspondido realizar**: PEC2-[redacted]

Enunciado

Esta actividad consiste en el diseño e implementación de un circuito secuencial que consta de tres bloques funcionales que realizan funciones claramente diferentes. El primer bloque consiste en construir un reloj con el circuito de tiempo 555 funcionando como astable. El segundo bloque consiste en obtener, a partir de este reloj, una onda cuadrada de mayor periodo y, por último, el tercer bloque consiste en construir un autómata finito controlado por el tren de pulsos anterior y que actúe de una forma u otra en función de si este pulso está en alta o en baja. Por tanto, el esquema a nivel de diagrama de bloques del circuito a diseñar y simular es el de la siguiente figura:




Figura 1 - Circuito secuencial con tres bloques funcionales

Nota: El período T de la señal de reloj es la suma de T1 y T2. Como esta señal se genera con el 555, es difícil conseguir que T1 sea igual a T2. Lo importante es que T1 y T2 sumen el valor T.

Diseñe el sistema lógico secuencial de la figura para que el circuito secuencial de 2 bits realice las siguientes funciones:

- Si x = 0 y está en el estado 00 pasa al estado 01, y si está en el estado 01 pasa al estado 10.

- Si x = 1 y está en el estado 00 pasa al estado 10, y si está en el estado 01 no cambia de estado.
- Independientemente del valor de x, si está en el estado 10 pasa al estado 11, y si está en el estado 11 pasa al estado 00.

Solución

5. Realización del diseño y explicación de los pasos seguidos para la realización del diseño de los distintos bloques funcionales.

6. **Implementación** de cada uno de los **bloques** funcionales en el **simulador**. Para cada uno de los bloques debe presentar: el **esquema, el cronograma resultante y la verificación** de que su funcionamiento es el deseado.

7. Esquemas capturados del simulador, primero presente los esquemas de cada uno de los **bloques funcionales por separado** y después presente el del **circuito completo**.


8. Descripción de los parámetros de los componentes utilizados.

9. Cronograma de todas las señales (entrada, control y salida).

10. Explicación del funcionamiento y verificación de que el circuito funciona de acuerdo con las especificaciones del diseño.

11. Explicación de los problemas/dificultades encontrados y explicación de la forma y el medio por el que se han resuelto.

Diseño objetivo:



Diseños de bloques funcionales:


Reloj 555

Diseño del circuito de tiempo 555 que generará los pulsos de reloj que hará funcionar al circuito.

Se usará una tensión de estos circuitos varía entre 5 y 15 V, usaremos un voltaje de 5 V por compatibilidad con el circuito SN74393.

Componentes utilizados:

- Componente virtual 555.
- Fuente de alimentación Digital Power 5V.
- Toma de tierra, conectada a: la salida GND del 555, los dos condensadores y a la resistencia R3.
- Condensadores Capacitor x2, uno en serie C1 con una resistencia R2 y el otro, C2 directamente a la salida CON (control) del circuito 555.
- Resistencias, resistor, x3 conectadas: R1 y R2 en serie junto a C1 y la otra resistencia R3 conectada a la terminal de salida del circuito 555.
- Parámetros utilizados para los condensadores:
  - C1, capacidad: 10 nF
- Parámetros utilizados para las resistencias:
  - R3 = 100 Ω
  - R1 y R2 se calcularán más adelante.



VCC: Voltaje de alimentación
RST: Reset
DIS: Descarga
THR: Umbral
TRI: Disparador
CON: Control
GND: Tierra
OUT: Señal de salida

Calculo R1 y R2:

Fórmulas:

Periodo: Total **$T = \ln 2 \, (R1 + 2 \cdot R2) \cdot C$**

ON $t1 = \ln 2 \, (R1 + R2) \cdot C$ OFF $t2 = \ln 2 \cdot R2 \cdot C$

Frecuencia: $f = 1 / T$ / $T = t1 + t2$

$f = 1/ (t1 + t2)$ → **$1 / \ln 2 \, (R1 + 2R2) \cdot C1$**

Ciclo de trabajo: **$Dc = ((R1 + R2) / (R1 + 2R2)) \cdot 100$**

Cálculo:

Nota: El período T de la señal de reloj es la suma de T1 y T2. Como esta señal se genera con el 555, es difícil conseguir que T1 sea igual a T2. Lo importante es que T1 y T2 sumen el valor T.

En la vida real los resultados de las resistencias no serían factibles ya que no existen todas las resistencias que lleguemos a calcular exactas, los datos son aplicables a ejercicios teórico/prácticos en el simulador, donde tenemos la opción de editar la configuración según los cálculos.

Para un caso real podríamos colocar un diodo en paralelo con la resistencia R2 el cual hace que mejore el ciclo de trabajo haciéndolo más simétrico.

Tomamos un valor cercano al 50% para el Dc para que la señal t1 y t2 sean lo más simétricas posible, en este caso 51%, tomaremos también una frecuencia de 1KHz.

Ciclo de trabajo: $Dc = ((R1 + R2) / (R1 + 2R2)) \cdot 100$

$Dc = 51\ \%$

$51/100 = (R1 + R2) / (R1 + 2R2)$

$0{,}51 \cdot (R1 + 2R2) = R1 + R2$

$0{,}51\ R1 + 1{,}02\ R2 = R1 + R2$

$1{,}02\ R2 - 1\ R2 = 1\ R1 - 0{,}51\ R1$

$0{,}02\ R2 = 0{,}49\ R1$

$R1 = (0{,}02 / 0{,}49)\ R2 \rightarrow$ **$R1 = 0{,}0408\ R2$**

$Ln2 \approx 0.6931 \quad \rightarrow \quad 1/ln2 \approx 1{,}44$

$f = 1 / (\ln 2\ (R1 + 2R2) \cdot C1)$

$10^{3} = 1{,}44 / ((R1 + 2R2)\ 10^{-5})$


$10^{-2} \cdot (R1 + 2R2) = 1{,}44 \rightarrow R1 + 2R2 = 144 \rightarrow$ **$0{,}0408R2$** $+ 2R2 = 144$

$2.0408\ R2 = 144 \rightarrow R2 = 144/2{,}0408 \rightarrow$ **$R2 \approx 70{,}55\ k\Omega$**

$R1 = 0{,}0408\ R2 \rightarrow R1 = 0{,}0408 \cdot 70{,}55 \rightarrow R1 \approx 2.88\ k\Omega$

Con una frecuencia de 1KHz tendremos $R1 \approx 2{,}88\ k\Omega$, $R2 \approx 70{,}55\ k\Omega$ y un $C1 = 10\ nF$

Diseño en multisim del reloj 555 astable:



Esta configuración oscila su estado entre baja y alta producida por un onda de periodo T.
El objetivo era conseguir una onda cuadrada donde t1 fuese igual a t2, tras calcular las resistencias y la carga del condensador conseguimos una relación de casi el 50%.




x1= 2,864 ms x2= 2,344 ms x1 - x2 = 0,52 ms (t1)



x1 = 3,374 ms x2= 2,344 ms x1 - x2 = 1,03 ms (periodo T) T=t1+t2





Para verificar, vemos la onda cuadrada en el cronograma resultante coincidiendo con la descarga del condensador según las resistencias calculadas.


Nota: al principio suele haber desfase hasta que se estabiliza el reloj.

Generador de señal de control


El objetivo de este circuito es el de generar pulsos de periodos de 4T, el cual recibirá la señal del reloj 555, usaremos un contador 74393N.

- Componentes: contador 74393N y luz de prueba.
- Señales de entrada, salida y clear

Diseño en multisim del circuito de señal de control:





Cronograma resultante:



Vemos como corresponde con la regla que pedía el enunciado tm= 4T, cambiando la señal cada 4 ciclos de subida o de bajada.
OUT es mi equivalente a la X del ejercicio.

Cuando la señal está en baja no se enciende como se muestra arriba.
Cuando la salida está en alta se enciende la prueba.





Generador de señal de control


Por último, el diseño del circuito autómata finito, usaremos el biestable D SN7474 con reset y set en baja que funcionaran con el circuito generador de señal de control y del circuito 555.

Comportamientos requeridos por la Pec:

Diseñe el sistema lógico secuencial de la figura para que el circuito secuencial de 2 bits realice las siguientes funciones:
Si x = 0 y está en el estado 00 pasa al estado 01, y si está en el estado 01 pasa al estado 10.
Si x = 1 y está en el estado 00 pasa al estado 10, y si está en el estado 01 no cambia de estado.
Independientemente del valor de x, si está en el estado 10 pasa al estado 11, y si está en el estado 11 pasa al estado 00.

Tabla y diagrama de transición de estados

	Estado (t)		Estado (t+1)		
X (Entrada)	**Q1**	**Q0**	**Q1**	**Q0**	
0	0	0	**0**	**1**	00 pasa al estado 01
0	0	1	**1**	**0**	01 pasa al estado 10
0	1	0	**1**	**1**	10 pasa al estado 11
0	1	1	**0**	**0**	11 pasa al estado 00
1	0	0	**1**	**0**	00 pasa al estado 10
1	0	1	**0**	**1**	En 01 no cambia
1	1	0	**1**	**1**	10 pasa al estado 11
1	1	1	**0**	**0**	11 pasa al estado 00



Ahora podremos obtener las matrices de transición para cada valor según su entrada x= 1 / 0

T0 X = 0		!Q1!Q0	!Q1Q0	Q1!Q0	Q1Q0
		00	**01**	**10**	**11**
		S0	**S1**	**S2**	**S3**
00	**S0**	0	¬X	0	0
01	**S1**	0	0	¬X	0
10	**S2**	0	0	0	¬X
11	**S3**	¬X	0	0	0

T1 X = 1	!Q1!Q0	!Q1Q0	Q1!Q0	Q1Q0
	00	**01**	**10**	**11**
	S0	**S1**	**S2**	**S3**
S0	0	0	**X**	0
S1	0	**X**	0	0
S2	0	0	0	**X**
S3	**X**	0	0	0

La suma de ambas nos dará la matriz funcional, para verificar se pueden sumar los estados, el resultado nos dará 1 en cada fila o columna.
Sabiendo que ¬X + X = 1

Matriz funcional de transición de estados:

	S0	S1	S2	S3
	!Q1!Q0	!Q1**Q0**	**Q1**!Q0	**Q1Q0**
	00	01	10	11
	S0	**S1**	**S2**	**S3**
S0	-	¬X	x	-
S1	-	x	¬X	-
S2	-	-	-	1
S3	1	-	-	-

Esta matriz representa las transiciones entre los diferentes estados del autómata dependiendo del valor que tome la entrada x.

Nos permite obtener las funciones de excitación de los biestables D que usaremos.

Ecuaciones de excitación biestables

D1 = Corresponde a los valores que hacen que Q1 valga 1 (S2 y S3)
D1 = **S0** (x + 0) + **S1** (¬X + 0) + **S2** (0 + 1) + ~~**S3** (0 + 0)~~
D1 = S0x + S1¬X + S2
D1 = ¬Q1 ¬Q0 x + ¬Q1 Q0 ¬X + Q1 ¬Q0

D0 = Corresponde a los valores que hacen que Q0 valga 1 (S1 y S3)
D0 = **S0** (¬X + 0) + **S1** (x + 0) + **S2** (0 + 1) + ~~**S3** (0 + 0)~~
D0 = S0¬X + S1x + S2
D0 = ¬Q1 ¬Q0 ¬X + ¬Q1 Q0 x + Q1 ¬Q0

Podemos simplificarlas pero el número de puertas lógicas que usaremos serán las mismas, de 3 por función:

D1 = ¬Q0X + ¬Q1 Q0 ¬X + Q1 ¬Q
D0 = ¬Q0 ¬X + ¬Q1 Q0 x + Q1 ¬Q0

Elementos utilizados para la implementación del circuito:

- Señal de control X
- Señal de reloj 555
- Puertas logicas AND, OR y NOT
- Biestable D 7474N
- Señales digitales constantes

Diseño en multisim:

Leyenda de colores:


Negro: Entradas de control, reloj 555, clear, preset y una puerta logica comun a D1 y D0

Rojo: Salidas negadas


Azul: Componentes de biestable D1

Naranja: Componentes de biestable D0

D1 = ¬Q0X + ¬Q1 Q0 ¬X + Q1 ¬Q	D0 = ¬Q0 ¬X + ¬Q1 Q0 x + Q1 ¬Q0



Cronograma resultante (con las salidas del reloj 555 y el contador de 4T)




Más adelante analizaremos las comprobaciones para ver si corresponden con la tabla de transición de estados que obtuvimos anteriormente.


Comprobaciones:

Cuando X = 0

Vemos el estado de Q1Q0 = 01 y la salida de los biestables D1D0 = 10




Vemos el estado de Q1Q0 = 10 y la salida de los biestables D1D0 = 11




00 pasa al estado 01
01 pasa al estado 10
10 pasa al estado 11
11 pasa al estado 00

Vemos el estado de Q1Q0 = 11 y la salida de los biestables D1D0 = 00




Vemos el estado de Q1Q0 = 00 y la salida de los biestables D1D0 = 01



Según los resultados de los cronogramas vemos que se cumplen las propiedades del ejercicio.

Cuando X = 1 (**valor fijado X1 en el cronograma**)

Vemos el estado de Q1Q0 = 10 y la salida de los biestables D1D0 = 11




Vemos el estado de Q1Q0 = 11 y la salida de los biestables D1D0 = 00




00 pasa al estado 10
En 01 no cambia
10 pasa al estado 11
11 pasa al estado 00

Vemos el estado de Q1Q0 = 00 y la salida de los biestables D1D0 = 10



Vemos el estado de Q1Q0 = 10 y la salida de los biestables D1D0 = 11




Segun los datos de los cronogramas vemos que se cumplen los datos, para resaltar el caso en el que X =1 no cambia y se mantiene el estado D1D0 en Q1QQ0 (el último cronograma).

Circuito completo


Encapsulado:



Sin encapsular:



Cronograma, se corresponde a los resultados anteriores:



Como ya vimos, mantiene la relación del reloj con los 4 pulsos de contador y las salidas de los biestables D son las esperadas.